研究并設計了一種低成本無線收發(fā)模塊。采用f05p發(fā)送模塊、j04v接收模塊和pt2262/pt2272編解碼集成電路,實現(xiàn)無線收發(fā)模塊的數(shù)據(jù)收發(fā)。

針對當前電力通信方式在穩(wěn)定性與安全性方面的不足,設計了基于以太網無源光網絡(epon)系統(tǒng)的電力光網絡單元(onu)模塊.采用電力onu設備模塊化的方法簡化了電力通信的網絡結構,采用電力onu模塊精簡組合設計降低了成本.闡述了電力onu模塊的硬件設計實現(xiàn)方法,對主控芯片、光收發(fā)模塊、數(shù)據(jù)存儲模塊以及外圍電路進行了分析;軟件部分給出了操作系統(tǒng)移植與應用程序設計流程.測試結果表明,電力onu模塊滿足電力通信的要求.

介紹了epon系統(tǒng)構成以及onu在epon體系中的主要功能,提出了一種基于teknovus公司專用處理芯片tk3713的onu(光網路單元)設計方案,并對onu主控芯片模塊、以太網交換模塊、光突發(fā)式收發(fā)模塊、電源模塊四大模塊進行了重點分析,完成了epononu硬件平臺的設計和實現(xiàn)。經實際驗證,該方案設計的onu能夠成功地實現(xiàn)"三網合一"并解決信息高速公路"最后一公里"問題。

對鐵路gsm-r標準的光纖直放站中的射頻光收發(fā)模塊進行了設計、制造和測試.光發(fā)射部分的設計采用自動功率控制(apc)技術實現(xiàn)激光器功率的穩(wěn)定輸出,光接收部分采用冗余備份設計實現(xiàn)模塊的高可靠性.測試結果表明,該模塊光反射損耗小于-45db,接收時延低于60ns.帶外抑制和帶內波動分別大于30db和小于0.5db,輸入輸出駐波比小于1.3.射頻輸出增益調節(jié)精度為1db,調節(jié)范圍高達25db以上.同時,模塊底噪聲小于132dbm/hz,三階互調達到-60dbc以下.此外,模塊提供了很好的告警和檢測等功能.因此,該模塊具有優(yōu)異的射頻光收發(fā)特性.模塊最終在鐵路gsm-r直放站中進行了實測,結果表明完全達到鐵路設計要求.

本文介紹基于ambe-1000語音編解碼芯片實現(xiàn)的語音壓縮,它的系統(tǒng)構成、硬件設計。

光纖收發(fā)模塊

根據(jù)債券業(yè)務要求,設計并實現(xiàn)了對債券交易平臺的監(jiān)控。提出了集中管理債券客戶服務器的思想,同時按客戶類型和允許連接的最大客戶端client數(shù)進行了license的設計,并且實現(xiàn)了客戶服務器的遠程更新,用實際案例說明該設計思想的主要實現(xiàn)過程。

文章主要介紹了利用單根光纖同時進行數(shù)據(jù)雙向發(fā)送與接收功能的收發(fā)模塊設計,它所能達到的最大傳輸速率為650mbit/s,傳輸距離15km.文中給出了整個模塊的設計過程及其測試結果.

討論將高速密碼芯片應用到ipv6安全模塊研制中的一種應用方案。方案以safexcel系列安全芯片作為加/解密算法模塊的內核。給出這種用于增強ipv6路由器安全性的安全模塊的結構設計方案和實現(xiàn)方法,該安全模塊可以實現(xiàn)對ipv6數(shù)據(jù)包的實時ipsec保護,大大改進高性能網絡中對數(shù)據(jù)流進行實時加/解密的性能。

文中簡要介紹了無磁計量芯片的基本構成,重點研究了輸入模塊的工作原理和設計方法,分析了一般傳感器的原理及局限性,建立了無磁傳感器模型,采用兩級遲滯比較器的基本結構設計了具有低功耗特點的輸入比較器模塊,通過適時關閉比較器使其進入休眠模式,以及合理的安排時序關系來降低整個輸入模塊的平均功耗。經過仿真得到模擬比較器的增益為55db,帶寬達到1.2mhz,滿足了1mhz的工作速度,同時靜態(tài)功耗降到7.29μw,實現(xiàn)了低功耗的目的。最終經過流片測試,電路工作正常。

1緒論 1.1研究背景 通信是指不同的獨立系統(tǒng)利用線路互相交換數(shù)據(jù)，它的主要目的是將數(shù)據(jù)從 一端傳送到另一端，實現(xiàn)數(shù)據(jù)的交換。在現(xiàn)代工業(yè)控制中，通常采用計算機作為 上位機與下層的實時控制與監(jiān)測設備進行通訊?，F(xiàn)場數(shù)據(jù)必須通過一個數(shù)據(jù)收集 器傳給上位機，同樣上位機向現(xiàn)場設備發(fā)命令也必須通過數(shù)據(jù)收集器。串行通信 因其結構簡單、執(zhí)行速度快、抗干擾能力強等優(yōu)點，已被廣泛應用于數(shù)據(jù)采集和 過程控制等領域。 計算機與外界的信息交換稱為通信。基本的通信方式有并行通信和串行通信 兩種。串行通信是指一條信息額各位數(shù)據(jù)被逐位按順序傳送的通信方式。串行通 信的特點是：數(shù)據(jù)位傳送，按位順序進行，最少只需要一根傳輸線即可完成，成 本低但傳送速度快，串行通信的距離可以從幾米到幾千米。 隨著計算機技術尤其是單片微型機技術的發(fā)展，人們已越來越多地采用單片 機來對一些工業(yè)控制系統(tǒng)中如溫度、流量

介紹了shu2006onu芯片的硬件驗證與測試平臺系統(tǒng),利用該驗證平臺實現(xiàn)了shu2006onu芯片的功能以及tbi高速接口的時序測試。在該驗證平臺上,100m以太網的ftp數(shù)據(jù)傳輸速率可以達到8mb/s。

對講機收發(fā)芯片數(shù)字模塊可測性設計及接口電路的驗證研究 現(xiàn)代集成電路設計中,芯片的規(guī)模和復雜程度呈指數(shù)增加,為了 保證所設計芯片功能的正確性和制造的完備性,需要比以往更多的時 間和人力,困難度大幅增加。而目前功能驗證能力已經遠遠落后于設 計能力,功能驗證已成為大規(guī)模芯片設計的瓶頸,它造成了芯片測試 困難度的增加。另一方面,集成電路硅工藝本身由于摻雜不均和雜質 等因素造成制造過程中出現(xiàn)缺陷,使得芯片測試異常。近年來,在驗證 方面的改進主要體現(xiàn)在產生了基于systemverilog的一些新驗證方 法,比如基于斷言的驗證、可約束的隨機激勵等。而制造測試隨著可 測性設計(dft)的引入,大大簡化了芯片由于制造過程中因自身缺陷 而進行的復雜調試。在充分的文獻調研基礎上,本文研究內容和取得 成果如下:1.本論文首先介紹了一種新型的基于斷言和可約束隨機激 勵的驗證方法

利用gis技術實現(xiàn)管線管理信息化,不僅現(xiàn)實迫切需要,而且也是切實可行的。本文針對綜合管網信息系統(tǒng)輸出功能方面存在的不足,從實際應用角度出發(fā),提出了綜合輸出這一概念,并且通過mapgis平臺提供的mfc類庫二次開發(fā)方式,借助vc++開發(fā)工具,設計了綜合輸出模塊,改進了mapgis系統(tǒng)輸出功能,實現(xiàn)了裁剪圖形、統(tǒng)計報表、添加圖例的同幅輸出。

介紹了機載實時容錯分布式計算機系統(tǒng)原理樣機中網關模塊的系統(tǒng)結構和通信機制,討論了網關模塊中光纖通道接口的容錯結構,以及由其構成四余度光纖通道仲裁環(huán)網的方法。

在分析傳統(tǒng)電路設計存在缺陷的基礎上,提出了基于信號完整性的一體化設計思路,討論了高速電路的基本理論和高速電路仿真設計的基本概念。以千兆sfp光收發(fā)模塊電路為例,研究了高速電路仿真設計的基本方法,包括仿真模型及建模方法、仿真設計過程及仿真結果比較分析。研究結果表明,在高速數(shù)字電路中采用仿真設計與分析是必要的,也是有效的。

基于光纖陀螺的小型化和工程化設計要求,提出模塊化設計概念。設計了一種y型soi波導耦合器,用于光纖陀螺光收發(fā)模塊。此結構具有形式簡單、譜寬、加工工藝成熟和易于實現(xiàn)光電集成等技術優(yōu)勢。理論上分析了波導結構參數(shù)對其特征參數(shù)(分光比、損耗)的影響,優(yōu)化參數(shù)設計,通過模場匹配理論減小器件損耗。最后,對波導耦合器加工工藝進行了討論,采用電子束光刻技術加工出波導掩膜版,并對加工工藝參數(shù)進行了優(yōu)化。實驗結果表明:所設計的分光比50%:50%波導耦合器,當波導長為25mm時,輸入輸出波導的間距可以達到300μm,且理論彎曲損耗可忽略不計,可以有效的抑制光源與耦合器的串音干擾。通過優(yōu)化工藝參數(shù),設計的soi波導耦合器可以滿足設計要求。

在分析光收發(fā)一體化模塊特點的基礎上,提出了基于sfp的epon系統(tǒng)olt收發(fā)模塊的實現(xiàn)方案,針對硬件實現(xiàn)中各部分的功能和具體需求給出了核心模塊的具體實現(xiàn)模塊,滿足ge-ponitu-tg.984規(guī)定的輸出平均光功率和消光比的要求。在設計過程中采用技術成熟的芯片來完成設計,該設計在尺寸、性能上滿足itu-tg.984的要求。

隨著光模塊通訊速率的不斷提高和功能的不斷增加,很多時候由于pcba(printedcircuitboard+assembly)本身面積的局限性等原因只能使用多塊mcu來代替一塊多pin腳的mcu。于是,在一個模塊中出現(xiàn)了多mcu并存的情況。針對該情況,提出了一種在雙mcu光模塊中迅速、快捷更新驅動程序的方法,并以sfp+波長可調諧光模塊系統(tǒng)更新為例,給出了該方法的詳細設計流程和實驗結果。該方法被證實可行有效。

結合目前我國測控系統(tǒng)發(fā)展的需求,我們?yōu)槠湓黾恿讼鄳臅r鐘模塊,該時鐘模塊是基于單片機模式,同時結合ps1288時鐘所具有的特殊模式進行設計制作的,以at89c51單片機為該時鐘模塊的核心控制體系,以ds12887為時鐘模塊的芯片,設計出了一種低能耗、高精度、高穩(wěn)定性的時鐘模塊。本文通過對設計過程中涉及到的時鐘模塊系統(tǒng)的硬件和軟件設計和構成進行詳細的描述,以期對以后其他基于單片機設計的時鐘模塊起到補助作用。

為了滿足人們對于高帶寬業(yè)務的需求,針對10g-epon網絡技術進行了分析,并提出了突發(fā)模式光收發(fā)模塊的設計方案。首先對10g-epon的網絡拓撲結構、波段的分配及其對突發(fā)模式光收發(fā)模塊的要求作了介紹,然后提出了1g/10g雙速率10g-epon系統(tǒng)模型,設計了onu端和olt端的系統(tǒng)框圖。通過對比分析,提出針對雙速率信號進行電域分離的方法,解決了設計難點。最終的設計結果對于下一階段的制備和測試以及10g-epon的推進有著一定的指導意義。

為滿足高度綜合化發(fā)展對嵌入式處理系統(tǒng)交聯(lián)信號的多樣性要求,提出了一種基于pciexpress總線架構的多功能接口模塊的設計實現(xiàn)方案。采用一片fpga作為邏輯設計芯片,實現(xiàn)了包括fc、rs422、arinc429、usb、ide等多種接口,滿足了綜合化發(fā)展對模塊功能、功耗和重量等要求,可通用于各類綜合處理系統(tǒng)接口設計中。