在研究了幀同步電路工作原理的基礎(chǔ)上,給出了基于可編程邏輯器件(fpga)的幀同步電路的設(shè)計方案,以及主要子模塊的vhdl描述,和在quartusii中的仿真結(jié)果。

本文闡述了用cpld實現(xiàn)濕度檢測的系統(tǒng)設(shè)計要求、設(shè)計思路,給出系統(tǒng)框圖,并對cpld芯片進行模塊劃分,即控制模塊、計算模塊、顯示模塊,運用vhdl語言對上述3個模塊進行硬件描述,將程序編譯后進行仿真,結(jié)合仿真圖說明程序設(shè)計的正確性。

文中對epm7128芯片進行簡要介紹說明,并對電路的設(shè)計與實現(xiàn)部分進行說明。

以veriloghdl硬件描述語言為基礎(chǔ),設(shè)計了現(xiàn)場可編程邏輯器件fpga與ad轉(zhuǎn)換器ltc2312-12的接口控制電路.闡述了ltc2312-12的特點及工作時序,給出了fpga與ltc2312-12的硬件連接電路,采用有限狀態(tài)機的方法,描述了fpga對ad轉(zhuǎn)換器的采樣控制時序,并給出部分veriloghdl代碼.通過最終的仿真測試,驗證了該控制電路穩(wěn)定可靠.

提出了一種新的壓電馬達驅(qū)動電路設(shè)計方法,用可編程邏輯器件制作了驅(qū)動電路的波形發(fā)生部分,經(jīng)過在max+plusⅱ10.2軟件上的仿真,結(jié)果表明:輸出頻率穩(wěn)定度高,可以得到所需的結(jié)果.

隨著高校eda教學(xué)的不斷深入,學(xué)生往往只注重設(shè)計工具、編程語言的熟練程度,而忽視了電路設(shè)計中的一些基本問題。本文詳細分析了組合電路中延時錯誤產(chǎn)生的原因,并提出了三種解決方法。

目前,國內(nèi)眾多高校電子信息相關(guān)專業(yè)都設(shè)有電子技術(shù)基礎(chǔ)實驗室,其中,數(shù)字電路實驗室作為數(shù)字電路課程的實踐場所,實驗設(shè)備使用頻繁,實驗準備及相關(guān)工作量龐大,設(shè)備維護較為麻煩。另外,傳統(tǒng)實驗所用器件基本停產(chǎn),購買麻煩,且價格高昂,損壞也比較嚴重,所以每學(xué)期都需要較多的經(jīng)費對器件進行更換,以保證實驗器材正常使用。因此,文章通過可編程邏輯器件的靈活性和低成本,在單個實驗箱上設(shè)計一塊fpga或者cpld,取代原有繁多的傳統(tǒng)器件,在設(shè)備無故障的情況下,無需進行實驗箱其他準備工作,減少了管理人員工作量,降低了實驗成本。

針對常規(guī)硬件電路實現(xiàn)單穩(wěn)態(tài)功能,存在電路復(fù)雜、靈活性差的問題,所提出新的解決方案。文章就中子壽命地面儀中解碼電路的設(shè)計,提出采用可編程邏輯器件來實現(xiàn)的設(shè)計思想,從硬件及軟件兩個方面描述此電路的設(shè)計方法,并給出了vhdl軟件設(shè)計的實例。經(jīng)時序仿真及實際使用驗證,基于可編程器件的單穩(wěn)態(tài)電路設(shè)計,大幅提高單穩(wěn)態(tài)電路關(guān)于脈沖寬度、精度及穩(wěn)定性的要求,具有控制靈活、使用方便的優(yōu)點。

本文闡述了可編程邏輯器件的應(yīng)用優(yōu)勢,分析了cpld/fpga在松下dvcpro設(shè)備中的應(yīng)用和芯片配置情況,介紹了利用工具發(fā)揮設(shè)備軟件功能的方法。

可編程邏輯器件是作為一種通用集成電路產(chǎn)生的,他的邏輯功能按照用戶對器件編程來確定。一般的可編程邏輯器件的集成度很高,足以滿足設(shè)計一般的數(shù)字系統(tǒng)的需要。按照其內(nèi)部結(jié)構(gòu)不同,可分為復(fù)雜可編程邏輯器件(cpld)和現(xiàn)場可編程門陣列(fpga)兩種。通常,將對fpga的數(shù)據(jù)文件下載過程稱為配置(configure),對cpld的數(shù)據(jù)文件下載過程稱為編程(progam)。

介紹應(yīng)用復(fù)雜可編程邏輯器件(cpld)實現(xiàn)非標(biāo)準的頻移鍵控調(diào)制解調(diào)器(fskmo-dem)的設(shè)計方法。探討如何優(yōu)化算法和改良電路以減少系統(tǒng)的誤碼率,并給出應(yīng)用電路。

芯片作為信息存儲、傳輸、應(yīng)用處理的基礎(chǔ)設(shè)備,其安全性是信息安全的一個重要組成部分?？删幊踢壿嬈骷踩月┒礄z測平臺正是為了檢測出邏輯芯片內(nèi)可能存在的攻擊后門和設(shè)計缺陷而研制的,從而確保電子設(shè)備中信息安全可靠。文章研究可編程邏輯器件漏洞檢測平臺的設(shè)計與實現(xiàn),簡要介紹了檢測平臺的總體結(jié)構(gòu)和運行機制,給出了檢測平臺的總體設(shè)計思想、實現(xiàn)方案及系統(tǒng)組成,并深入研究了漏洞檢測平臺設(shè)計與實現(xiàn)所涉及的相關(guān)技術(shù)。

隨著電力電子技術(shù)的發(fā)展,電力電子控制技術(shù)逐漸向智能化和高效性方向發(fā)展.在電力電子控制技術(shù)中的信號處理領(lǐng)域中可編程邏輯器件得到了廣泛的應(yīng)用,可編程邏輯器件具有處理速度快的特點.文章對可編程邏輯器件的特點和應(yīng)用進行了分析,結(jié)合可編程邏輯器件的高速度和高集成性的特點,提出了可編程邏輯器件在電力電子控制技術(shù)中的應(yīng)用的設(shè)計方案,對可編程邏輯器件在電力電子控制技術(shù)中應(yīng)用進行了分析和研究.

采用80c196單片機和可編程邏輯器件cpld為核心，提出了一種新型、高效的電梯主控制器的結(jié)構(gòu)。介紹了基于80c196和cpld結(jié)構(gòu)的電梯控制系統(tǒng)中的軟硬件的設(shè)計。

介紹了幾種常用于空間電子學(xué)設(shè)備的可編程邏輯器件(fpga),基于空間環(huán)境特點,分析了可編程邏輯器件在空間電子學(xué)設(shè)備中應(yīng)用時需要考慮的特殊問題.針對空間試驗中經(jīng)常出現(xiàn)的單粒子翻轉(zhuǎn)事件(seu),介紹了一種基于冗余(ftmr)的fpga設(shè)計方法,并通過實例給出了這種方法對系統(tǒng)性能和設(shè)計規(guī)模的影響.

該文簡要介紹了在系統(tǒng)可偏程技術(shù)及其器件,并介紹了在液壓電梯速度控制系統(tǒng)中以單片機為核心,外圍采用lattice公司的可編程邏輯器件isplsi1032e實現(xiàn)轎廂速度檢測及產(chǎn)生多路脈寬調(diào)制信號(pwm)以控制電梯速度.

采用cyz302型液位式傳感器和可編程邏輯器件以及數(shù)碼管來設(shè)計硬件,設(shè)計了一種液位測量裝置。實驗分析顯示,該設(shè)計可以提高測量精度。同時,該系統(tǒng)也可以用于除水之外其他液體的液位測量。實驗結(jié)果表明,該裝置可以滿足一般的液位測量要求。

介紹了基于msi可編程計數(shù)器74ls161的時序邏輯電路設(shè)計技術(shù),目的是探索msi可編程計數(shù)器實現(xiàn)一般時序邏輯電路的擴展應(yīng)用方法,即以計數(shù)器q3,q2,q1,q0端的代碼組合表示時序邏輯電路的各個狀態(tài),由輸入變量控制計數(shù)器的ep,et及■端,綜合利用計數(shù)、置數(shù)、保持功能,使計數(shù)器的狀態(tài)變化滿足所要求的時序,用計數(shù)功能實現(xiàn)"次態(tài)=現(xiàn)態(tài)+1"的二進制時序關(guān)系,用置數(shù)功能實現(xiàn)"次態(tài)=預(yù)置數(shù)"的非二進制時序關(guān)系,用保持功能實現(xiàn)"次態(tài)=現(xiàn)態(tài)"的自循環(huán)時序關(guān)系。所述方法的創(chuàng)新點是提出了msi可編程計數(shù)器改變應(yīng)用方向的邏輯修改方法。

介紹了開發(fā)可編程邏輯器件的eda軟件和硬件描敘語言vhdl主要特點,并以時間控制器電路設(shè)計為例,敘述了自頂向下的設(shè)計方法。

在系統(tǒng)可編程模擬器件原理及其應(yīng)用

由于經(jīng)濟壓力,人們對使用100美元以下的低價位的設(shè)計工具的興趣越來越高;而另一方面,也是由于經(jīng)濟原因市場上能滿足這種低價位的設(shè)計工具越來越少。好在經(jīng)過仔細的搜尋,人們還是可以找到一些物美價廉的工具的。

電氣控制PLC可編程邏輯控制器一