格式:pdf
大?。?span class="single-tag-height">282KB
頁數(shù):
介紹了一種適用于堆疊芯片的封裝結(jié)構(gòu)。采用層壓、機械銑刀開槽等工藝獲得Cavity基板,通過引線鍵合(wire bonding,WB)和倒裝焊(flip chip,FC)兩種方式實現(xiàn)堆疊芯片與基板的互連,并將堆疊芯片埋入Cavity基板。最后,將包含4款有源芯片和22個無源器件的小系統(tǒng)高密度集成在一個16 mm×16 mm的標準球柵陣列封裝(ball grid array,BGA)封裝體內(nèi)。相比較于傳統(tǒng)的二維封裝結(jié)構(gòu),該封裝結(jié)構(gòu)將封裝面積減小了40%,封裝高度減小500μm左右,并將堆疊芯片與基板的互連空間增加了2倍。對這款封裝結(jié)構(gòu)的設(shè)計過程進行了詳細的闡述,并驗證了該封裝設(shè)計的工藝可行性。
封裝設(shè)計知識來自于造價通云知平臺上百萬用戶的經(jīng)驗與心得交流。 注冊登錄 造價通即可以了解到相關(guān)封裝設(shè)計最新的精華知識、熱門知識、相關(guān)問答、行業(yè)資訊及精品資料下載。同時,造價通還為您提供材價查詢、測算、詢價、云造價等建設(shè)行業(yè)領(lǐng)域優(yōu)質(zhì)服務(wù)。手機版訪問:封裝設(shè)計